ID de l'article: 000080941 Type de contenu: Dépannage Dernière révision: 26/01/2016

Pourquoi puis-je voir des erreurs de lecture aléatoires lors de l’utilisation de l’IP DDR2, DDR3/DDR3L et LPDDR2 UniPHY sur l’IP Arria V GX/GT/SX/ST et Cyclone V E/GX/GT/SE/SX/ST ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En de rares occasions, une transition problématique du mot de code et un entorse DQSEN qui se produisent près de la périphérie montante de DQSIN peuvent créer une condition de race, entraîner des déformations et/ou des failles à la chaîne de retard DQS, entraînant des erreurs de lecture aléatoires. Consultez le tableau ci-dessous pour connaître les cas d’utilisation affectés en fonction de la version du logiciel Quartus® II utilisée :

    AppareilEmplacement du contrôleur mémoireType d’interface mémoireFréquence (MHz)Quartus II avant v13.0sp1.dp5Quartus II   v13.0sp1.dp5 à v14.0.2Quartus II   v14.1 ou version ultérieure
    SoC Cyclone® V et Cyclone VHPSDDR2 et DDR3f <= 400Sensible aux failles DQSNon affectéNon affecté
    LPDDR2f <= 333Non affecté
    FPGALPDDR2f <= 333Non affecté
    DDR2 et DDR3f < 250Non affecté
    250 < = f < = 400Sensible aux failles DQS
    SoC Arria® V et Arria VHPSDDR2 et DDR3f < 450Sensible aux failles DQSNon affectéNon affecté
    f >= 450Sensible aux failles DQS
    LPDDR2f <= 400Non affecté
    FPGALPDDR2f <= 333Non affecté
    DDR2 et DDR3f < 250Non affecté
    f >= 250Sensible aux failles DQS

     

    Résolution

    Ce problème a été partiellement corrigé dans la version 13.0sp1 du logiciel Quartus II et complètement résolu dans la version 14.1 et les versions ultérieures, en contournant la chaîne de retard DQS. Se désinsérer de l’IP EMIF et recompiler la conception avec Quartus II version 14.1 ou une version ultérieure. Pour les conceptions utilisant Cyclone SOC V et Cylcone V, et les clients qui ne peuvent pas passer à la version 14.1 de Quartus II, veuillez contacter Altera à l’aide de mySupport.

    Pour les conceptions utilisant des périphériques Arria V, reportez-vous au lien suivant :
    https://www.altera.com/support/support-resources/knowledge-base/solutions/rd06222015_999.html

    Les correctifs pour les versions connexes du logiciel Quartus II peuvent être obtenus à partir des liens suivants :

    Quartus II 13.0SP1 :

      Quartus II 13.1.4 :

        Quartus II 14.0.2 :

          Produits associés

          Cet article concerne 12 produits

          FPGA SoC Cyclone® V SX
          FPGA Cyclone® V GT
          FPGA Cyclone® V GX
          FPGA SoC Arria® V SX
          FPGA SoC Cyclone® V ST
          FPGA SoC Arria® V ST
          FPGA Arria® V GX
          FPGA et FPGA SoC Arria® V
          FPGA Arria® V GT
          FPGA et FPGA SoC Cyclone® V
          FPGA Cyclone® V E
          FPGA SoC Cyclone® V SE

          Vous avez besoin d'aide ?

          Contacter l'assistance

          Avertissement

          1

          Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

          Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.