ID de l'article: 000080892 Type de contenu: Dépannage Dernière révision: 30/06/2014

Pourquoi la cession de XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_INTERNAL_100_OHM échoue-t-elle dans la version 12.0 du logiciel Quartus® II ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • Composant générique
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’affectation XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_INTERNAL_100_OHM échoue dans la version 12.0 du logiciel Quartus® Ii en raison d’une erreur dans le Guide de l’utilisateur Intel® FPGA IP de l’émetteur-récepteur PHY.

    « Tableau 6-4. Les affectations d’émetteur-récepteur et de PLL pour Stratix® appareils V » du guide utilisateur IP PHY de l’émetteur-récepteur détaille la contrainte en tant que « DC_COUPLING_INTERNAL_100_OHM ». La contrainte correcte est « DC_COUPLING_INTERNAL_100_OHMS »

    Résolution

    Cette erreur a été corrigée dans le logiciel Quartus® II v12.0.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.