ID de l'article: 000080871 Type de contenu: Dépannage Dernière révision: 13/12/2019

Pourquoi l’IP dure 10/Cyclone® 10 Intel® Arria® PCI Express* avec interface DMA Avalon® memory mapped (Avalon-MM) ne rencontre-t-elle pas une erreur fatale dans la simulation ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec la version 19.3 du logiciel Intel® Quartus® Prime et les versions précédentes, vous pouvez rencontrer le problème ci-dessus lors de la simulation de l’exemple de conception généré à partir de l’IP dur Intel® Arria® 10/Cyclone® 10 pour PCI Express* avec l’interface DMA Avalon® memory mapped (Avalon-MM) et le mode Gen2 dans Modelsim* Intel® FPGA Starter Edition.

    Résolution

    Ce problème est résolu à partir de la version 19.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.