En raison d’un problème avec la version 19.3 du logiciel Intel® Quartus® Prime et les versions précédentes, vous pouvez rencontrer le problème ci-dessus lors de la simulation de l’exemple de conception généré à partir de l’IP dur Intel® Arria® 10/Cyclone® 10 pour PCI Express* avec l’interface DMA Avalon® memory mapped (Avalon-MM) et le mode Gen2 dans Modelsim* Intel® FPGA Starter Edition.
Ce problème est résolu à partir de la version 19.4 du logiciel Intel® Quartus® Prime Pro Edition.