En raison d’un problème dans la version 19.1 du logiciel Intel® Quartus® Prime et versions antérieures, le testbench de conception de l’IP dure E-Tile pour Ethernet Intel® Stratix® 10 FPGA variante IP avec les options «AN/LT» et «PCS_only» sélectionnées ne s’effectuera pas.
Pour contourner ce problème, suivez les étapes suivantes :
1.) Naviguez jusqu’au répertoire alt_ehip3_0_example_design/example_testbench
2.) Ouvrez le fichier « basic_avl_tb_top.sv »
3.) Modifier la ligne 461 à partir de :
#5000 i_reconfig_clk = ~i_reconfig_clk ;
À:
#500 i_reconfig_clk = ~i_reconfig_clk ;
4.) Simulation de rediffusion
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.