ID de l'article: 000080859 Type de contenu: Dépannage Dernière révision: 17/07/2019

Erreurs de simulation Riviera* de l’interface FPGA Avalon® Intel® Stratix® 10 pour les solutions PCI Express*

Environnement

    Intel® Quartus® Prime Pro Edition
    Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    Hard IP+ pour PCI Express* Intel® Stratix® 10 Avalon-MM
    Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème avec l’outil de simulation ALDEC* Riviera*, l’erreur suivante ou similaire s’affiche lors de la simulation de l’interface Intel® Stratix® 10 FPGA Avalon® mémoire mappée pour PCI Express* IP.

SLPENFORCE : Erreur irrécupérable : AdvancedDcslOptimization.cpp (572) : Erreur irrécupérable interne

Résolution

Aucune solution de contournement n’est disponible lors de l’utilisation de l’outil de simulation ALDEC* Riviera*. Ce problème n’apparaît pas avec les autres simulateurs pris en charge.

Ce problème a été signalé à ALDEC*. Un correctif est prévu pour une prochaine version de l’outil de simulation ALDEC* Riviera*.

Produits associés

Cet article concerne 5 produits

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA et FPGA SoC Intel® Stratix® 10
FPGA Intel® Stratix® 10 GX
FPGA SoC Intel® Stratix® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.