ID de l'article: 000080840 Type de contenu: Dépannage Dernière révision: 23/05/2019

Pourquoi ne puis-je pas générer de l’IP dure E-Tile 2 ou 3 canaux pour ethernet Intel® Stratix® 10 FPGA IP lorsque « 1 à 4 10GE/25GE avec EN OPTION » ou « 100GE ou 1 à 4 10GE/25GE avec la variante de noyau EN OPTION ET 1588 PTP » sont sélec...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP hard IP E-tile pour Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 19.1 du logiciel Intel® Quartus® Prime, le nombre de canaux autorisés à être créés lors de l’utilisation de l’IP dure E-Tile pour Ethernet Intel® Stratix® 10 FPGA IP lorsque «1 à 4 10GE/25GE avec 100GEen option » ou «100GE ou 1 à 4 10GE/25GE avec lavariante de cœur EN OPTION » ET 1588 PTP sont sélectionnés et «Enable AN/LT» est activé, est incorrectement limitée à seulement 1 ou 4 canaux.

    Résolution

    Ce problème a été résolu à partir de la version 19.2 du logiciel Intel® Quartus® Prime.

    Jusqu’à (4) canaux seront ensuite autorisés pour ces configurations de l’IP lorsque «Enable AN/LT» a été sélectionné.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.