ID de l'article: 000080830 Type de contenu: Dépannage Dernière révision: 30/01/2019

Pourquoi l’IP dur Intel® Stratix® 10 Avalon®-ST PCI Express* pour les périphériques H-Tile avec multifonction activé génère-t-il RTL avec max_read_req_size paramètre pour PF2 et PF3 défini sur 0 ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème avec la version 18.0 du Intel® Quartus® Prime Pro, l’IP dure Intel® Stratix® 10 Avalon®-ST PCI Express* pour les périphériques H-Tile avec fonction multifonction génère RTL avec le paramètre max_read_req_size pour PF2 et PF3 défini sur 0 au lieu de 2 comme spécifié par la spécification PCIe*.

Résolution

Ce problème est résolu dans la version 18.1 de Intel® Quartus® Prime Pro.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.