ID de l'article: 000080827 Type de contenu: Dépannage Dernière révision: 28/01/2019

Pourquoi l’ip dure Avalon®-MM Intel® Stratix® 10 pour l’exemple de conception générée dynamiquement par PCI* Express IP échoue-t-elle sur les périphériques Intel® Stratix® 10 ES1 et ES2 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec les logiciels Intel® Quartus® Prime Pro Ediiton version 18.0 et 18.1, l’IP dure Avalon®-MM Intel® Stratix® 10 pour l’exemple de conception générée dynamique de PCI Express IP échoue l’analyse statique de la synchronisation.

    Résolution

    Ce problème est résolu à partir de la version 18.1.1.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.