Pourquoi l’IP dure Avalon®-MM Intel® Stratix® 10 pour la conception d’exemple générée dynamiquement par PCI* Express IP n’est-elle pas int_req_i comme broche d’entrée ?

En raison d’un problème avec les versions 18.0 et 18.1 Intel® Quartus® Prime Pro, la conception d’exemple de IP dur PCI Express* Intel® Stratix® 10 Avalon® MM génère RTL avec int_req_i réglée sur 0 au lieu d’une broche d’entrée dans le fichier de haut niveau, pcie_example_design_DUT.v

int_req_i est une broche d’entrée d’interruption héritée qui est disponible lorsque l’option « Activer les interfaces de canaux MSI/MSI-X » est sélectionnée.

Ce problème n’existe que lorsque la largeur d’adresse Avalon®-MM est définie sur 64 bits.

Pour résoudre ce problème dans le Quartus® prime pro version 18.0 et 18.1 suivez les étapes ci-dessous :

Apporter les modifications suivantes au fichier de haut niveau, pcie_example_design_DUT.v

Entrée
intx_req_i filaire, //spécifiez comme port d’entrée

dut (

.intx_req_i (intx_req_i), //remplacer 1'b0 par le
intx_req_i

);

Ce problème devrait être résolu dans une prochaine version du Quartus® Prime Pro version 19.1.