ID de l'article: 000080820 Type de contenu: Dépannage Dernière révision: 03/01/2017

Pourquoi l’IP dure Stratix 10 pour PCI Express, configurée en mode Gen3, entre-t-elle dans l’état de récupération plusieurs fois en changeant de vitesse en gen3 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    L’IP dure 10 L-Tile Stratix® pour PCI Express® cœur configuré en mode Gen3 peut connaître plusieurs cycles de récupération en cas de changement de vitesse vers Gen3.  Après quelques cycles de récupération, le lien se stabilisera dans l’état L0.  La liaison initiale jusqu’à Gen3 n’est pas affectée. Les cycles de récupération ne se produisent que dans des changements de vitesse ultérieurs après l’apprentissage de la liaison initiale à Gen3.

    Résolution

    Ce problème n’est pas résolu dans L-Tile.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.