En raison d’un problème dans la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que les horloges PCIe ne soient pas générées correctement en cas de plusieurs Avalon® Intel P-Tile de streaming pour les instances PCI Express ayant des configurations différentes. Ce problème se produit dans les conceptions ciblant Intel Agilex® périphériques (P-Tile). Le fichier SDC généré par IP comprend des wildcards permettant de faire correspondre la trajectoire de l’horloge. Seul le premier fichier SDC de PCIe IP est lu correctement.
Pour contourner le problème, utilisez le fichier SDC ci-joint pour remplacer celui généré dans l’instance <IP>/intel_pcie_ptile_ast_310/synth/intel_ptile_pcie.sdc.
Le problème est résolu dans la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition.