ID de l'article: 000080769 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le simulateur Modelsim® 5.8 SE disparaît-il lorsque j’effectue une simulation fonctionnelle Verilog HDL ?

Environnement

    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le simulateur Modelsim 5.8 SE tombe en panne et disparaît lorsque vous chargez une conception HDL Verilog contenant un generate bloc qui fait référence à un nom de conception (tel que le port d’un module) qui n’est pas déclaré comme wire type.

Dans le cadre d’un travail, créez un nouveau fil et attribuez le fil au nom de conception. Dans le generate bloc, reportez-vous à ce fil.

Ce problème a été résolu dans la version 6.0 du simulateur Modelsim.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.