Le testbench de démonstration des cœurs IP du CPRI ne prend pas en charge le simulateur Cadence NCSIM

Le testbench de démonstration du cœur IP du CPRI ne peut pas simuler avec succès avec le simulateur Cadence NCSIM.

Deux options vous sont disponibles pour contourner ce problème.

Vous pouvez simuler le testbench de démonstration CPRI avec le Mentor Graphics ModelSim ou le simulateur Synopsys VCS MX.

Vous pouvez également modifier vos fichiers testbench pour supprimer déclarations de batteries dynamiques de batteries vides. Les modifications suivantes assurez-vous que vos fichiers IP core sont compatibles avec la Cadence NCSIM Simulateur:

1. Changez de répertoire en <instance>_testbench/altera_cpri/cpri_testbench/models/cpri_api.
2. Ouvrez le fichier aux_api.sv dans un éditeur de texte et remplacez la ligne existante suivante par le nouveau code suivant :

Remplacez cette ligne existante :

initial ("../models/cpri_api/aux_data.txt",mem_aux);

avec ce code de remplacement :

initial

begin

mem_aux = new[10]; // Use for checking purposes

("../models/cpri_api/aux_data.txt",mem_aux);

end

3. Ouvrez le fichier cpu_api.sv dans un éditeur de texte et remplacez la ligne existante suivante par le nouveau code suivant :

Remplacez cette ligne existante :

initial ("../models/cpri_api/hdlc_data.txt",mem_hdlc);

avec ce code de remplacement :

initial

begin

mem_hdlc = new[10]; // Use for checking purposes

("../models/cpri_api/hdlc_data.txt",mem_hdlc);

end

4. Ouvrez le fichier mii_api.sv dans un éditeur de texte et remplacez la ligne existante suivante par le nouveau code suivant :

Remplacez cette ligne existante :

initial ("../models/cpri_api/mii_data.txt",mem_mii);

avec ce code de remplacement :

initial

begin

mem_hdlc = new[10]; // Use for checking purposes

("../models/cpri_api/mii_data.txt",mem_mii);

end

5. Passez du répertoire à <instance>_testbench/altera_cpri/cpri_testbench.
6. Ouvrez le fichier tb.sv dans un éditeur de texte et remplacez conditionnablement le code existant suivant par le code suivant nouveau code :

Supprimez ce code existant

initial ("../models/cpri_api/aux_data.txt",mem_aux);

initial ("../models/cpri_api/hdlc_data.txt",mem_hdlc);

initial ("../models/cpri_api/mii_data.txt",mem_mii);

et remplacez-le par ce nouveau code, en fonction des fonctionnalités

initial

begin

mem_aux = new[10]; // AUX interface is available by default

("../models/cpri_api/aux_data.txt",mem_aux);

// You need include the following two lines only if the DUT includes an HDLC block and you are modifying the testbench to program the DUT for HDLC communication:

mem_hdlc = new[10];

("../models/cpri_api/hdlc_data.txt",mem_hdlc);

// Include the following two lines only if the DUT has an MI interface:

mem_mii = new[10];

("../models/cpri_api/mii_data.txt",mem_mii);

end

Ce problème est résolu dans la version 14.0 de la fonction CPRI MegaCore.