ID de l'article: 000080715 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi les machines d’état possédant l’attribut de synthèse full_case entraînent-ils des décalages dans la vérification officielle ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous appliquez un attribut de synthèse full_case à un en-tête de la déclaration de cas, il demande aux outils d’interpréter les états non spécifiés comme des valeurs « ne s’en fichent pas ».  Le logiciel Quartus® II inférer une logique supplémentaire pour représenter les états « ne s’en fichent pas ». Cette logique supplémentaire peut être différente de la logique induite par l’outil de vérification officielle, ce qui entraîne des décalages dans la vérification officielle.

Pour surmonter les décalages, définissez tous les états de la machine d’état.

Reportez-vous au chapitre PDF (Recommended HDL Coding Styles) dans le volume 1 du manuel de Quartus II pour plus d’informations sur les directives de codage des machines d’état.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.