ID de l'article: 000080701 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi reçois-je un message de violation de la configuration ou de la configuration de l’horloge alors que ma conception comprend la ALTUFM_SPI mégafunction ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La compilation d’une conception MAX® II qui accède à la mémoire Flash de l’utilisateur (UFM) avec une interface périphérique série à l’aide de la ALTUFM_SPI mégafunction entraîne le message d’avertissement suivant dans le Quartus® II version 5.0 du logiciel si vous n’avez pas de paramètre d’horloge défini pour le signal d’horloge ALTUFM_SPI : avertissement : le circuit ne peut pas fonctionner. 23 chemins non opérationnels détectés, cadenagés par « sck » de l’horloge avec une taille d’horloge plus élevée que le retard des données.

Une telle conception se traduit par le message suivant si vous avez un paramètre d’horloge défini pour le signal d’horloge ALTUFM_SPI :

Avertissement : ne peut pas atteindre la configuration et la durée de conservation minimales requises de l’alimentation le long de 11 chemins.

Le message est dû à une vérification de la tenir entre les registres LE de la mégafunction et le registre de sortie des données UFM. Le registre UFM a une durée de conservation plus longue que la durée d’attente des registres LE source. Le ALTUFM_SPI mégafunction utilise des bords d’horloge inverses pour les registres source et de destination pour s’assurer que les durées d’installation et de conservation sont respectées. Le message d’avertissement s’affiche car l’Analyseur de synchronisation Quartus II utilise par défaut une augmentation des bords d’horloge de l’avant-garde, et que le logiciel calcule les durées de conservation sans aucune information sur l’horloge à deux extrémités dans le ALTUFM_SPI mégafunction. Ce problème n’affecte pas le fonctionnement de l’interface et vous ignorez en toute sécurité ce message d’avertissement.

Effectuez les affectations de synchronisation suivantes pour éliminer les messages liés à ce problème :

  1. Créez un paramètre d’horloge pour le port d’horloge SCK et spécifiez une exigence FMAX d’au moins 8 MHz.
  2. Dans le registre des données UFM, effectuez la cession suivante :
    1. Dans le menu Affectations, choisissez l’éditeur de affectation :
    2. Créez une affectation d’horloge inverti avec une valeur d’on pour le registre UFM (le nom post-synthèse typique se termine par maxii_ufm_block1_drdout).

Produits associés

Cet article concerne 1 produits

CPLD MAX® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.