ID de l'article: 000080680 Type de contenu: Dépannage Dernière révision: 23/10/2019

Pourquoi mon IP FPGA P-Tile Avalon® Memory Mapped (Avalon-MM) pour PCI Express* affiche-t-elle des performances de lecture inférieures dans Quartus® Prime Pro version 19.3 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP+ pour PCI Express* Intel® Stratix® 10 Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP FPGA Avalon® à mémoire mappée (Avalon MM) pour PCI Express* prend actuellement en charge jusqu’à 64 requêtes en attente avec une taille de requête de lecture maximale de 512 octets. Si la latence aller-retour (temps écoulé entre la lecture mémoire et l’achèvement) est supérieure à 1,5 μs, le nombre de demandes en attente risque de ne pas être suffisant pour saturer le débit de lecture.

    Résolution

    Réglez les paramètres du BIOS pour en assurer les performances afin de réduire la latence.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 DX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.