Problème critique
Lors de l’utilisation de l’interface V Avalon®-ST Stratix® pour l’IP PCIe*, vous pouvez observer le basculement du signal reset_status après la publication du pin_perst et avant que le signal ltssmstate atteigne Polling.Active (0x2). Vous pouvez ignorer ce comportement en toute sécurité et échantillonner reset_status signal jusqu’à ce que le signal ltssmstate soit supérieur à celui de Polling.Active (0x2).
Ces informations seront ajoutées dans une prochaine version du Guide de l’utilisateur de la solution STRATIX® V Avalon® ST pour le guide de l’utilisateur de la solution PCIe*.