ID de l'article: 000080671 Type de contenu: Dépannage Dernière révision: 09/05/2019

Pourquoi l’EOP manque-t-il dans la dernière trame de sortie du noyau IP FFT ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP FFT
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec le noyau IP FFT dans le logiciel Quartus® Prime Standard version 18.1, vous pouvez remarquer que la dernière trame de sortie du noyau IP FFT manque d’EOP lorsque l’ordre d’entrée et l’ordre de sortie sont configurés sur Natural et qu’il existe des intervalles avec sink_valid = 0 entre les trames d’entrée.

Résolution

Configurez l’ordre de sortie dans FFT IP pour qu’il soit inversé numérique.

Produits associés

Cet article concerne 11 produits

FPGA Cyclone® IV
FPGA Stratix® V
FPGA et FPGA SoC Intel® Stratix® 10
FPGA et FPGA SoC Cyclone® V
FPGA Intel® Cyclone® 10
FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Arria® V
FPGA Stratix® IV
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Intel® MAX® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.