Problème critique
En raison d’une restriction dans la version actuelle de l’IP dure E-tile pour Ethernet Intel® Stratix® 10 FPGA IP, la source d’horloge externe ne peut pas être utilisée comme entrée pour fournir à l’horloge AIB.
Cette fonctionnalité devrait être ajoutée à une prochaine version du logiciel Intel® Quartus® Prime.