ID de l'article: 000080664 Type de contenu: Dépannage Dernière révision: 16/03/2021

Pourquoi les out_valid et les out_data du Intel® FPGA IP PASS SONT-ils bloqués à 0 alors que le paramètre « Nombre d’étapes » est d’une puissance de 2 ?

Environnement

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP CIC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec le Intel® FPGA IP TRAVAIL dans Intel® Quartus® logiciel Prime version 18.1, vous pouvez observer le problème ci-dessus si la valeur du « nombre d’étapes » est d’une puissance de 2 et que le type de filtre est Interpolateur.

    Résolution

    Il n’y a pas de solution à ce problème. Ce problème sera résolu dans une version ultérieure du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 10 produits

    FPGA Cyclone® IV
    FPGA Stratix® V
    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA et FPGA SoC Cyclone® V
    FPGA Intel® Cyclone® 10
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Arria® V
    FPGA Stratix® IV
    FPGA Arria® II
    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.