ID de l'article: 000080662 Type de contenu: Dépannage Dernière révision: 11/07/2019

Pourquoi mon cœur IP Ethernet 40 Gbit/s à faible latence génère-t-il des paquets de contrôle de flux de 66 octets alors que le mode de contrôle de flux est défini sur « Contrôle de flux basé sur la priorité » et le nombre de files d’attente...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet faible latence 40G pour Arria® 10 et Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans le logiciel Quartus® Prime, le cœur IP Ethernet 40 Gbit/s à faible latence avec le « contrôle de flux basé sur la priorité » activé et le nombre de files d’attente PFC défini sur « 8 » générera des paquets de contrôle de flux de 66 octets.

    Résolution

    Pour contourner ce problème, ne définissez pas le nombre de files d’attente PFC sur « 8 » dans l’interface graphique. Tout autre nombre de files d’attente PFC est suffisant.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.