Dans l’éditeur de composants Platform Designer, vous pouvez voir cette erreur lors de l’exécution d’analyser les fichiers de synthèse et votre fichier contient des entrées ou des sorties avec des types VHDL tels que bit, std_ulogic ou un type personnalisé.
Pour éviter cette erreur, utilisez des types std_logic ou std_logic_vector pour vos ports ou entrez manuellement les signaux d’interface.
Cette erreur devrait être clarifiée dans une prochaine version du logiciel Quartus® Prime Pro Edition.