En raison d’un problème dans la version 15.1 du logiciel Quartus® Prime Standard Edition, vous pouvez voir ce message d’avertissement dans l’Analyseur de synchronisation TimeQuest lors de l’utilisation de la Altera double configuration IP. Ce problème apparaît dans la conception ciblant MAX® 10 périphériques.
Pour contourner ce problème, appliquez la contrainte suivante dans le fichier sdc
create_generated_clock -nom {ru_clk} -source [get_ports {clk}] -divide_by 2 -master_clock {clk} [get_registers {*ru_clk}]
Ce problème est résolu à partir de la version 16.0 du logiciel Intel® Quartus® Prime Standard Edition.