ID de l'article: 000080570 Type de contenu: Dépannage Dernière révision: 01/01/2015

Qu’est-ce qui peut faire que les fpLAN ne fonctionnent pas correctement dans les périphériques Stratix V, Arria V ou Cyclone V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les fPLL de Stratix® V, Arria® V et Cyclone® V nécessitent que les broches RREF soient connectées au GND à l’aide d’une résistance de précision afin de fonctionner correctement.  Si les broches RREF sont liées directement au GND ou à la gauche flottante, il est possible que certaines ou toutes les broches ne fonctionnent pas.

Résolution

Reportez-vous aux Directives de connexion des broches de périphérique pour le périphérique que vous utilisez pour obtenir des conseils spécifiques sur la façon de connecter les broches RREF.

Vous pouvez également vous référer aux causes possibles de perte de verrouillage PLL.

 

Produits associés

Cet article concerne 15 produits

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V GX FPGA
Cyclone® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Cyclone® V SE SoC FPGA

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.