ID de l'article: 000080547 Type de contenu: Dépannage Dernière révision: 15/03/2013

Pas de prise en charge de périphérique 28 nm pour un exemple de conception 10G Soft-XAUI

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

La conception 10G soft-XAUI pour le Stratix V PCI Express (PCIe) le kit de développement ne peut pas terminer le processus d’installateur lorsque le les affectations de broches sur le port A de la carte mezzanine haut débit (HSMC) sont utilisant les canaux 0, 2, 3 et 4 de l’émetteur-récepteur.

La conception du matériel XAUI 10G ne peut pas être testée pour le Stratix Kit de développement V SI car la conception ne peut pas interfacer avec le testeur externe.

La conception XAUI 10G n’est pas en mesure de répondre à l’analyse de synchronisation pour le kit de développement Cyclone V PCIe dans le logiciel Quartus.

Ce problème affecte les conceptions Ethernet 12.1 10G dans le Cyclone Appareils V et Stratix V 28 nm.

Résolution

Il n’y a pas de solution à ce problème.

Ce problème sera résolu dans une prochaine version de l’ACDS.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Cyclone® V
FPGA Stratix® V

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.