Pourquoi ma conception VHDL échoue-t-elle dans le matériel lorsque j’ai une définition de gamme dans une boucle ?

En raison d’un problème dans la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez constater des pannes matérielles lorsque vous avez du code VHDL dans votre conception qui utilise une « définition de plage à l’intérieur d’une boucle de générer qui est déclarée à l’intérieur d’un bloc de générer, comme le code ci-dessous. Si votre conception est affectée par ce problème, votre conception provoquera probablement des messages d’avertissement de synthèse tels que les suivants :

Avertissement (16788) : Le Réseau ne possède pas de pilote à .vhd (numéro de ligne)

gen_example : NUM de cas généré
lorsque 8 = >
sig signal : std_logic_vector (1 downto 0) ;
Commencer
gen_test : pour i dans la gamme sig’range
Générer
and_gate:et01
carte de port (inp => inp, outp => outp) ;
la fin génère des gen_test ;
fin ;
la fin génère des gen_example ;

Pour contourner ce problème, téléchargez et installez le correctif à partir du lien approprié ci-dessous.

• Téléchargez le correctif Intel® Quartus® Prime 20.3 Patch 0.02 pour Windows (.exe)  
• Télécharger le correctif Intel® Quartus® Prime 20.3 Patch 0.02 pour Linux (.run)
• Téléchargez le readme pour Intel® Quartus® Correctif Prime 20.3 0.02 (.txt)

Ce problème est résolu à partir de la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition.