ID de l'article: 000080496 Type de contenu: Dépannage Dernière révision: 19/02/2021

Pourquoi y a-t-il des défaillances fonctionnelles dépendantes des graines dans lesquelles les registres se trouvant dans et en provenance de blocs DSP restent en état de réinitialisation lorsqu’ils sont compilés dans le logiciel Prime Pro E...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v20.1, vous pouvez observer les registres environnants les blocs DSP bloqués dans l’état de réinitialisation même après la suppression de la réinitialisation. Cette erreur peut être indiquée sur les périphériques Intel® Stratix® 10 et Intel Agilex® 7. Cela est dû à un problème de déballage DSP qui entraîne la création de registres avec une polarité de réinitialisation incorrecte.

    Résolution

    Ce problème est résolu à partir du logiciel Intel® Quartus® Prime Pro Edition v20.2.

    Si vous êtes toujours dans la phase de conception de votre projet et utilisez le logiciel Intel® Quartus® Prime Pro Edition v20.1 ou antérieur, mais vous ne pouvez pas passer à la dernière version :

    1. Téléchargez et installez le correctif de solution à partir du lien donné ci-dessous.
    2. Recalculez votre conception avec le correctif de solution installé.

    Si vous ciblez le logiciel Intel® Quartus® Prime Pro Edition v20.1 ou antérieur, et que votre projet est finalisé et qu’il est en phase de production, suivez les étapes 1 à 3 pour une évaluation d’impact sur chaque compilation individuelle :

    1. Téléchargez et installez le correctif de contrôle à partir du lien donné ci-dessous.
    2. Recalculez votre conception avec le correctif de contrôle installé.

    Un. Si votre conception est affectée, vous verrez l’avertissement suivant dans la fenêtre de flux de flux de la compilation logicielle Intel Quartus. Procédez à l’étape 3.

    Avertissement (22057) : le correctif de contrôle a trouvé un cas où le déballage du registre DSP pouvait créer une logique incorrecte. Installez le correctif de la solution pour résoudre le problème, disponible dans la solution de base de connaissances : https://www.intel.com/content/altera-www/global/en_us/index/support/support-resources/knowledge-base/tools/2020/why-are-there-function-failures-in-some-seeds-while-there-are-no.html

    B. Si l’avertissement ci-dessus n’est pas signalé, aucune autre action n’est nécessaire.

    3. Téléchargez et installez le correctif de solution à partir du lien donné ci-dessous. Recalculez votre conception avec le correctif de solution installé.

    Correctif de contrôle :

    Correctif de solution :

    Note:

    1. Attention : la séquence d’installation des correctifs de contrôle et du correctif de solution est importante : le dernier correctif installé remplace le correctif précédent.
    2. N’installez pas le correctif de contrôle après l’installation du correctif de solution. Assurez-vous que SEUL le correctif de contrôle est installé pendant l’étape de contrôle. Vous pouvez ensuite installer le correctif de solution en plus du correctif de contrôle une fois que l’étape de contrôle est terminée avec des messages d’avertissement spécifiques signalés.

    Ce problème est résolu à partir du logiciel Intel® Quartus® Prime Pro Edition v20.2.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.