En raison d’un problème dans la version 16.1 et les versions ultérieures du logiciel Intel® Quartus® Prime Standard Edition, les résultats de l’installateur non déterministe peuvent avoir des sommes de contrôle de compilation différentes, même après un projet propre ou la suppression des répertoires db et incremental_db entre les compilations. Ce problème affecte les conceptions qui contiennent des adresses IP qui utilisent les fonctionnalités de débogage liées au JTAG, par exemple, Sources et sondes dans le système, Signal Tap, IP EMIF avec débogage, etc.
Pour contourner ce problème dans le logiciel Intel® Quartus® Prime Standard Edition version 16.1 et versions ultérieures, prégénérez uneadresse IP ll dans le projet avant d’effectuer la première compilation.
Exemple:
qsys-generate InSystemSignalsProbesIP.qsys --synthesis=VERILOG --output-directory= InSystemSignalsProbesIP --family="Arria 10 » --part=10AX115N1F45I1SGqsys-generate DDR4x16_IP.qsys --synthesis=VHDL --output-directory=DDR4x16_IP --family="Arria 10 » --part=10AX115N1F45I1SG
Remarque : Si vous utilisez l’appareil Intel® Arria® 10, il est recommandé de migrer vers le logiciel Intel® Quartus® Prime Pro Edition.