ID de l'article: 000080483 Type de contenu: Messages d'erreur Dernière révision: 12/10/2020

Erreur interne : Sous-système : STA, Fichier : /quartus/tsm/sta/sta_clock_mgr.cpp, Ligne : 8971

Environnement

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 19.1 du logiciel Quartus® Prime Standard Edition, vous pouvez voir cette erreur pendant l’étape de synthèse de la compilation. Cette erreur interne se produit lors de l’utilisation du logiciel Synplify Pro* FPGA Synthesis pour la synthèse.

Résolution

Pour contourner ce problème, utilisez cette affectation :

set_global_assignment -name DISABLE_LEGACY_TIMING_ANALYZER activé

Produits associés

Cet article concerne 11 produits

FPGA et FPGA SoC Arria® V
FPGA Intel® Cyclone® 10 LP
CPLD MAX® V
FPGA et FPGA SoC Cyclone® V
FPGA Stratix® IV
FPGA et FPGA SoC Intel® Arria® 10
CPLD MAX® II
FPGA Arria® II
FPGA Cyclone® IV
FPGA Intel® MAX® 10
FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.