Pourquoi les ports d’un bloc de mon DSP Builder for Intel® FPGAs ne sont-ils pas retravarés correctement après le changement du nombre de ports ?

En raison d’un problème dans DSP Builder for Intel® FPGAs version 19.1 et antérieure en combinaison avec Mathworks* Matlab* version R2018b et une version ultérieure, vous pouvez voir que l’apparence du masque et les ports affichés ne sont pas retravaillés correctement.

Cela se produit sur les blocs dont le nombre de ports d’entrée et/ou de sortie est variable lorsque le nombre de ports est modifié. Le nombre de ports affichés ne change pas et le texte « ??? » est rendu sur une partie de l’image du bloc.

Pour contourner ce problème, effectuez une des étapes suivantes :

• Enregistrez, fermez et rouvrez la conception.
• Réalisez un type de préasseur (CTRL-D) Le texte incorrect « ??? » restera affiché, mais le nombre de ports sera correctement mis à jour.
• Utilisez Mathworks Matlab version R2018a ou antérieure.

Ce problème devrait être résolu dans une version ultérieure de DSP Builder for Intel FPGAs.