ID de l'article: 000080460 Type de contenu: Dépannage Dernière révision: 13/05/2019

Pourquoi y a-t-il un minimum de violations de la largeur des pulsations dans l’IP d’injection de panne pour Cyclone® périphérique V avec le logiciel Quartus® II version 15.0 Update 2 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP pour injection de fautes
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 15.0 2 du logiciel Quartus® II, lorsque la fonctionnalité SeU (Single Event Upset) est implémentée dans le périphérique Cyclone® V avec la contrainte d’horloge suivante, il est possible que vous trouviez des violations minimales de la largeur du pouls pour certains signaux dans l’IP d’injection de panne.

    create_clock -nom intosc -période 10.000 [get_nets {*fault_injection_0|alt_fault_injection_component|alt_fi_inst|intosc}]

    Résolution

    Le problème est résolu à partir de la version 16.0r du logiciel Intel® Quartus® Prime Standard Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.