ID de l'article: 000080438 Type de contenu: Dépannage Dernière révision: 07/08/2019

Pourquoi Intel® Quartus® logiciel Prime Standard/Pro ne parvient-il pas à emballer les coefficients dans le bloc DSP lors de l’utilisation du cœur IP FIR II ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FPGA Intel® IP FIR II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 17.1/18.0 du logiciel Intel® Quartus® Prime Standard/Pro Edition et la version 18.1 du logiciel Intel® Quartus® Prime Standard Edition, la synthèse peut ne pas inférer l’utilisation de la ROM à coefficients de DSP correctement si vous définissez AUTO_RAM_RECOGNITION et AUTO_ROM_RECOGNITION DÉSACTIVÉ. Cela entraîne une faible Fmax du cœur IP FIR II.

Résolution

Pour résoudre ce problème dans le logiciel Intel® Quartus® Prime Standard Edition, suivez les étapes ci-dessous.

Définissez Les affectations > les paramètres > les paramètres du compilateur > la synthèse (advanced settings) > le remplacement automatique de la RAM d’un mode désactivé à activé.

Définissez les paramètres des affectations > les paramètres > les paramètres du compilateur > la synthèse (Advanced Settings) > le remplacement automatique de la ROM d’off (Désactivé) à Activé.

Ce problème a été résolu dans Intel® Quartus® version 18.1 du logiciel Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Arria® 10

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.