En raison d’un problème dans AN830 : Intel® FPGA conception de référence de puce Ethernet à trois vitesses et de puce PHY embarquée générée à l’aide du logiciel Intel® Quartus® Prime Pro Edition version 17.1, Intel® FPGA cœur IP Ethernet à trois vitesses ne parvient pas à effectuer une négociation automatique avec le partenaire de liaison à 10 Mbit/s et 100 Mbit/s.
Cela est dû au fait que Intel® Stratix® carte de développement de kit de développement Signal Integrity 10 GX intégrée à la puce Marvell* 88E1111 PHY n’est pas configurée pour faire de la publicité pour une vitesse de 10 Mbit/s et de 100 Mbit/s correctement pendant la négociation automatique avec le partenaire de liaison.
Pour éviter cette erreur, tse_marvel_phy.tcl script situé dans /sc_tcl de la conception de référence doit être modifié avec les modifications de conception suivantes.
Incluez les lignes suivantes dans l’état { } par défaut à la ligne 131 du script tse_marvel_phy.tcl :
si { $PHY_COPPER_DUPLEX == 1} {
définissez quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x0140}];
met « Faire de la publicité pour PHY 100BASE-TX & 10BASE-TX Full Duplex » ;
} d’autre {.
définissez quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x00A0}];
met « Faire de la publicité pour PHY 100BASE-TX & 10BASE-TX Half Duplex » ;
}
Ce problème devrait être résolu dans une prochaine version d’AN 830 : Intel® FPGA l’Ethernet à trois vitesses et la conception de référence de la puce PHY embarquée.