ID de l'article: 000080428 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi le bit de demande de péréquation des liens ne peut-il pas être ternissant par logiciel lors de l’utilisation de l’IP dure Intel® Arria® 10 pour l’IP PCIe* fonctionnant en mode Root Port ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le bit de demande de péréquation de la liaison (bit 5 du registre État 2 de la liaison) est défini pendant l’élisation des liaisons PCIe* Gen3. Une fois défini, ce bit ne saurait être dissipé par un logiciel. Le mécanisme autonome de péréquation n’est pas affecté par ce problème, mais le mécanisme de péréquation logicielle peut être affecté en fonction de l’utilisation du bit de demande de péréquation par liaison.

    Résolution

    Évitez d’utiliser un mécanisme de péréquation des liaisons logicielle pour le point d’extrémité PCIe* et les implémentations de ports racine, utilisez plutôt le mécanisme de péréquation autonome. Ce problème n’est pas prévu pour être résolu dans les futures versions du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.