ID de l'article: 000080422 Type de contenu: Dépannage Dernière révision: 08/07/2019

Pourquoi l’IP matérielle H-Tile pour le cœur IP Ethernet FPGA n’a-t-elle pas réussi à générer l’exemple de conception ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP hard IP H-tile pour Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

En raison d’un problème dans la version 19.2 du logiciel Quartus® Prime Pro Edition, l’IP matérielle H-Tile pour Ethernet FPGA IP ne parviendra pas à générer d’exemple de conception si le kit de développement cible est défini sur AUCUN.

Résolution

Pour contourner ce problème dans la version 19.2 du logiciel Quartus® Prime Pro Edition, définissez leKit de développement T arget sur le kit comprenant le périphérique le plus proche de l’appareil de votre projet.

Ce problème est résolu à partir de la version 19.3 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.