ID de l'article: 000080417 Type de contenu: Dépannage Dernière révision: 16/03/2020

Pourquoi le bus mis en mémoire Avalon® ne répond-il pas lorsque vous lisez l’IP dur Intel® Stratix® 10 E-Tile pour les registres MAC, RX MAC et PHY d’Ethernet TX lorsque la négociation automatique et l’apprentissage de la liaison sont activ...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez l’IP dure 10 E-Tile Intel® Stratix® pour Ethernet avec une négociation automatique et une formation de liaison activée dans la version 19.2 du logiciel Prime Pro Edition ou une version antérieure du logiciel Intel® Quartus®, les registres en mappé de mémoire Avalon® ne seront pas accessibles si la liaison de l’émetteur-récepteur n’est pas encore établie.

    Résolution

    Pour contourner ce problème dans la version 19.2 ou antérieure du logiciel Prime Pro Edition Intel® Quartus®, établissez le lien avec les émetteurs-récepteurs avant de lire les registres TX MAC, RX MAC et PHY.

    Ce problème a été résolu à partir du logiciel Intel® Quartus® Prime Pro Edition 19.3.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 DX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.