Contrairement à la variante IP PCIe* Intel® Arria® 10 Avalon®-ST, la variante IP SR-IOV PCIe* de l’interface Intel® Arria® 10 Avalon®-ST avec variante IP SR-IOV PCIe* possède le registre du code de classe 24 bits divisé en trois sous-champs 8 bits de 1) [codede classe] [ Base] Class code , 2) code de sous-classe, et 3) Programmation IF code. Cette disposition de registre est conforme à la spécification PCI-SIG comme décrit dans la section 7.5.1.1.6 de la spécification de base PCIe version 4.0r1.0.
Par conséquent, l’utilisateur doit définir les trois sous-champs 8 bits en conséquence, et la valeur de lecture de code de classe dans le matériel mis en œuvre sera la valeur combinée de 24 bits de ces trois sous-champs 8 bits.
Non applicable.