L’avertissement suivant est observé si le débit C0 du bloc PLL n’est pas directement connecté aux broches de sortie PLL dédiées.
Avertissement (15064) : PLL « pll:pll50Mhz_int0|altpll:altpll_component|pll_altpll:auto_generated|pll1 » du port de sortie alimente la broche de sortie via un routage non dédié - Les performances de jitter dépendent de la vitesse de commutation d’autres éléments de conception. Utilisez les sorties d’horloge PLL dédiées pour assurer les performances de la gigue.
Intel® MAX® 10 FPGA possède des broches de sortie PLL dédiées, qui peuvent être directement connectées à la sortie C0 du bloc PLL. Cette connexion garantit que la performance de la gigue n’est pas affectée, car elle ne passe pas par GCLK et n’est pas affectée par une autre partie de la conception.
Pour contourner cet avertissement, connectez directement le débit C0 du bloc PLL aux broches de sortie PLL dédiées. Vous pouvez également ignorer cet avertissement si la réduction des performances de la gigue n’est pas un problème.