ID de l'article: 000080368 Type de contenu: Dépannage Dernière révision: 18/12/2019

Pourquoi Intel® Stratix® interface 10 Avalon®-ST pour l’affichage IP BAR de PCI Express* de 7 bits est-elle prise en charge ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une vérification incorrecte de la règle dans l’interface IP, Intel® Stratix® interface 10 Avalon®-ST pour PCI Express* IP pour Intel® Quartus® Prime Pro 19.3 et
    l’ancien permet de sélectionner une taille BAR minimale de 7 bits. Cependant, cette sélection affiche toujours FPGA publicité de 8 bits de taille BAR.

    La taille minimale de LA BARRE prise en charge est de 8 bits.

    Résolution

    Ce problème est résolu dans Intel® Quartus® version 19.4 du logiciel Prime Pro.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.