ID de l'article: 000080322 Type de contenu: Dépannage Dernière révision: 07/05/2014

Arria® les périphériques V GX prennent-ils en charge l’option Rate Match FIFO lorsque le alignereur de mots est en mode d’alignement manuel et que l’interface PMA-PCS est large de 20 bits ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, Arria® les périphériques V GX prennent en charge l’option Rate Match FIFO lorsque le alignereur de mots est en mode d’alignement manuel et que l’interface PMA-PCS est large de 20 bits.

    En raison d’une erreur dans la Figure 5-6 des configurations personnalisées de l’émetteur-récepteur dans le manuel Arria® V Devices (PDF), le fichier Rate Match FIFO est affiché comme désactivé.

    Résolution

    Ce problème est résolu à partir de la configuration des clients de l’émetteur-récepteur dans le Manuel des appareils Arria® V (30/09/2014).

    Produits associés

    Cet article concerne 2 produits

    FPGA Arria® V GX
    FPGA SoC Arria® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.