ID de l'article: 000080313 Type de contenu: Dépannage Dernière révision: 15/10/2012

Pourquoi ne puis-je pas placer plus de deux interfaces ALTLVDS indépendantes dans une sous-banque d’E/S sur Intel® Arria® périphériques V ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Intel® Arria® V prennent en charge jusqu’à deux interfaces ALTLVDS indépendantes dans chaque sous-banque. Ainsi, vous pouvez placer deux interfaces ALTLVDS dans une banque 8A pilotées par deux PLL différents, à condition que les canaux LVDS ne soient pas entrelacés.

Si vous violez cette limitation, vous recevrez un message d’erreur pendant la compilation du projet.

Résolution

Cette condition est répertoriée dans le volume 1 du manuel de l’appareil Arria® V : interfaces et intégration des périphériques, « True LVDS Buffers in Arria® V Devices ».

Produits associés

Cet article concerne 5 produits

FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.