ID de l'article: 000080291 Type de contenu: Dépannage Dernière révision: 07/11/2014

Existe-t-il un problème connu concernant la fonctionnalité d’autoininitialisation lors de l’utilisation de l’IP PLL Altera dans les périphériques Stratix V, Arria V ou Cyclone V ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème connu dans Quartus® ii version 13.1 du logiciel, la fonctionnalité d’auto-réinitialisation de l’IP PLL Altera® peut ne pas fonctionner correctement lorsque la PLL perdre le verrou des périphériques Stratix® V, Arria® V ou Cyclone® V.

 

Résolution Ce problème est résolu dans la version 13.1 de Quartus II, mise à jour 3.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.