ID de l'article: 000080278 Type de contenu: Dépannage Dernière révision: 26/03/2015

Pourquoi l’intervalle de temps de quatre fenêtres actives pendant la simulation RTL ne correspond-il pas au paramètre tFAW du Intel® Arria® 10 FPGA de la gui IP DDR4 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème d’arrondissement avec la Intel® Arria® 10 FPGA DDR4 IP dans la version 14.1 du logiciel Quartus® II, il est possible que le temps d’activité de quatre fenêtres DDR4 constaté pendant la simulation RTL ne corresponde pas au paramètre tFAW de la gui IP DDR4, ce qui se traduit par une efficacité réduite.

    Il est possible que vous voyiez cela par exemple lorsque le paramètre de fréquence de la mémoire IP est défini sur 1066,667 MHz.

    Résolution

    Pour contourner les problèmes, modifiez la fréquence d’horloge de la mémoire. Dans l’exemple ci-dessus, changez la fréquence d’horloge de la mémoire de 1066,667 MHz à 1066,666 MHz, puis re-générer l’IP DDR4.

    Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.