ID de l'article: 000080267 Type de contenu: Messages d'erreur Dernière révision: 15/12/2015

Erreur : **_emif_a10_hps_0 : la fréquence d’horloge de référence PLL de 25,0 MHz est invalide. Veuillez sélectionner une autre valeur ou activer l’option d’utilisation de la valeur recommandée.

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le message d’erreur s’affiche car le paramètre d’horloge de référence PLL ne répond pas aux exigences de la PLL des E/S. Pour plus de détails, reportez-vous à l’erratum New Restrictions sur la configuration PLL des E/S imposée dans la version 15.1 pour Arria 10 EMIF IP

 

Résolution

Vous devrez appliquer un paramètre de fréquence d’horloge de référence PLL plus élevé pour répondre aux performances de PLL des E/S.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.