Problème critique
Ce problème affecte les DDR2 et DDR3, LPDDR2, QDR II et RLDRAM Produits II.
Sur les périphériques Arria V et Cyclone V, options de contrôleur mémoire dure pour le rafraîchissement de l’utilisateur, l’auto-actualisation ou la mise hors tension profonde peut ne pas fonctionner correctement pour les interfaces avec deux puces sélectionnées. Ce problème peut entraîner un blocage de la simulation et, dans certains cas, entraîner une défaillance matérielle Échec.
La solution à ce problème est de modifier le fichier RTL altera_mem_if_hard_memory_controller_top_arriav.sv (pour
Arria conceptions V) ou altera_mem_if_hard_memory_controller_top_cyclonev.sv (pour
Cyclone conceptions V), et modifiez les lignes suivantes :
.localrefreshchip ( local_refresh_chip ),
.localdeeppowerdnreq ( local_deep_powerdn_req ),
.localdeeppowerdnchip ( local_deep_powerdn_chip ),
.localselfrfshreq ( local_self_rfsh_req ),
.localselfrfshchip ( local_self_rfsh_chip ),�
À:
.localrefreshchip ( local_refresh_chip_wire ),
.localdeeppowerdnreq ( local_deep_powerdn_req ),
.localdeeppowerdnchip ( local_deep_powerdn_chip_wire ),
.localselfrfshreq ( local_self_rfsh_req ),
.localselfrfshchip ( local_self_rfsh_chip_wire ),�
Ce problème sera résolu dans une version ultérieure.