ID de l'article: 000080192 Type de contenu: Dépannage Dernière révision: 23/05/2014

Puis-je placer des broches d’horloge différentielle d’entrée ou de données dans une banque d’E/S qui n’est pas alimentée par 2,5 V VCCIO ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans lespériphériquesStratix® V, Arria® V et Cyclone® V, la mémoire tampon d’entrée différentielle est alimentée par un vcCPD qui doit être de 2,5 V pour prendre en charge les entrées différentielles.  Vous pouvez choisir l’alimentation électrique VCCIO des banques d’E/S comme suit : 1.2, 1.25, 1.35, 1.5 ou 1.8-V, et définir le bloc d’alimentation VCCPD de la banque d’E/S à 2.5-V. La norme d’E/S différentielle n’est pas prise en charge lorsque VCCIO est de 3,0-V.

 

Résolution

Produits associés

Cet article concerne 14 produits

FPGA Stratix® V GX
FPGA Cyclone® V GT
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.