ID de l'article: 000080174 Type de contenu: Dépannage Dernière révision: 15/05/2014

Pourquoi ODT est-il revendiqué pour plusieurs rangs dans mon contrôleur UniPHY DDR3 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si un contrôleur UniPHY DDR3 multi-grade est généré dans la version 12.1SP1 du logiciel Quartus® II ou une version ultérieure, il est possible que les signaux ODT de plusieurs rangs s’affirment simultanément.

    Il y a un problème avec ODT lorsque le format de mémoire de l’onglet Paramètres de mémoire du Gestionnaire de plug-in MegaWizard™ est configuré sur un périphérique séparé.

     

     

    Résolution

    La solution de contournement consiste à modifier le format de mémoire dans l’onglet Paramètres de mémoire de l’UDIMM.

    Ce problème est résolu à partir de la version 15.0 du logiciel Quartus® II.

    Produits associés

    Cet article concerne 7 produits

    FPGA Stratix® III
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Stratix® V E
    FPGA Stratix® V GS

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.