ID de l'article: 000080111 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la convention de Stratix V IBIS ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les fichiers de modèle IBIS qui sont générés par le logiciel Quartus® II pour les périphériques Stratix® V ne contiennent pas la nomenclature 60 % des modèles dans le fichier de modèle IBIS.

La nomenclature 666 pour les modèles IBIS est la suivante :

| Nomenclature resserr;
Tous les modèles suivent la méthode de __
< Standard D/S> fait référence à :
lvttl - 3,3 V LVTTL
lvcmos - 3,3V LVCMOS
25 - 2,5 V LVCMOS
18 - 1,8 V LVCMOS
15 - 1,5 V LVCMOS
12 - 1,2 V LVCMOS
hstl18i - 1,8 V HSTL Classe I
hstl15i - 1,5 V HSTL Classe I
hstl12i - 1,2V HSTL Class I
hstl18ii - 1,8 V HSTL Class II
hstl15ii - 1,5V HSTL Class II
hstl12ii - 1,2V HSTL Class II
sstl2i - 2,5V SSTL Class I
sstl18i - 1,8V SSTL Class I
sstl15i - 1,5V SSTL Class I
sstl2ii - 2,5V SSTL Class II
sstl18ii - 1,8V SSTL Class II
sstl15ii - 1,5 V SSTL Class II
sstl135 - SSTL 1,35 V
sstl125 - SSTL 1,25 V
hsul12 - 1,2V HSUL
lvds - 2,5 V LVDS
minilvds - mini-LVDS 2,5V
rsds - 2,5 V RSDS
lvpecl25 - 2,5 V LVPECL
dhstl18i - Classe I différentielle HSTL 1,8 V
dhstl15i - Classe I différentielle HSTL 1,5V
dhstl12i - Classe I différentielle HSTL 1,2V
dhstl18ii - Différentiel 1,8 V HSTL Class II
dhstl15ii - Classe II différentielle HSTL 1,5V
dhstl12ii - Classe II différentielle HSTL 1,2V
dsstl2i - Classe I différentielle SSTL 2,5V
dsstl18i - Classe I différentielle SSTL 1,8 V
dsstl15i - Classe I différentielle SSTL 1,5 V
dsstl2ii - Classe II différentielle SSTL 2,5V
dsstl18ii - Classe II différentielle SSTL 1,8V
dsstl15ii - Classe II différentielle SSTL 1,5V

fait référence à :
Banque d’E/S en haut et en bas (commence par la lettre « c » ) :
crin — Entrée de colonne, DIFFIO_RX broche
ctin — Entrée de colonne, broche DIFFIO_TX
crio - E/S de la colonne, broche DIFFIO_RX
ctio - E/S de la colonne, broche DIFFIO_TX

rfers à :
s0 - Taux de slew lent
s1 - Débit Slew rapide
d12 - 12 mA de puissance actuelle
r25 - Série 25 Ohm sur puce, terminaison sans calibrage
r50c - Résiliation sur puce de la série 50 Ohm avec calibrage
e3r — Imitage LVDS/mini-LVDS/RSDS avec 3 résistances externes
p0 - pré-accent désactivé
p1 - Pré-accent activé
v0 - faible VOD
v1 - VOD moyen faible
v2 - VOD moyen élevé
v3 - HAUTE VOD

|
Exemple : lvcmos_crio_d16s3 fait référence à la norme d’E/S LVCMOS 3,3 V avec lecteur 16 mA
force et réglage rapide du taux d’actualisation des E/S sur les banques d’E/S supérieures et inférieures
|

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.