Pourquoi ne puis-je pas créer un testbench Qsys Avalon BFM de mon système Ethernet ?

Dans le Quartus® Ii software tool version 11.0sp1, il n’est pas possible de générer une Avalon® Testbench BFM Qsys pour le cœur Ethernet à trois vitesses lorsqu’il est configuré comme UN MAC 10/100 Small ou 1000 Small MAC. L’erreur suivante se produit pendant la génération :

La validation du système est en panne

Il y a eu des erreurs créant le système testbench

Ce problème peut être résolu avec la solution de contournement suivante :

1. Ouvrez votre projet Qsys actuel
2. Double-cliquez sur le contrôleur Ethernet Triple Speed et passez de la variation de cœur à 10/100/1000 Ethernet MAC et cliquez sur Terminer. Enregistrez le projet.
3. Cliquez sur l’onglet Génération et sélectionnez les options suivantes :
   Créer un modèle de simulation : aucun
   Créez un système Qsys testbench : BFM standard pour des interfaces Avalon standard
   Créer un modèle de simulation testbench : aucun
   
   Cliquez ensuite sur Générer. Cela produira un autre projet Qsys contenant des modèles BFM pour chacune des interfaces.
4. Double-cliquez sur le tse_mac_0 et replacez la variation du cœur dans le paramètre d’origine.
5. Dans l’onglet Génération, définissez « Create testbench Qsys system » (Créer un système Qsys testbench) sur aucun. Cela évitera d’accéder au système qsys testbench qui est sur le point d’être modifié. Enregistrez le projet.
6. Ouvrez le projet Qsys généré. Cela se trouve dans le répertoire /testbench de votre projet. Lorsque le projet s’ouvre, il y aura un certain nombre d’erreurs (6) concernant les signaux manquants. Il s’agit de la partie GMII de l’interface ethernet, c’est une différence pour le cœur MAC 10/100/1000 Ethernet par rapport au petit MAC.
7. Ouvrez le noyau BFM du conduit qui est connecté à la sortie ethernet, et retirez les 6 GM_ signaux qui ne sont pas utilisés par la mise en œuvre de Small MAC. Enregistrer le projet
8. Dans l’onglet Génération, assurez-vous que le modèle de simulation est configuré sur « Verilog », aucun paramètre pour « créer testbench Qsys system » et décochez « Créer des fichiers de conception HDL pour la synthèse » et « Créez un fichier de symbole de bloc »
9. Générer le système. Cela créera un testbench Avalon BFM correctement configuré.

Cette erreur doit être résolue dans la prochaine version des outils Quartus II