Pour les périphériques Stratix® III et Stratix IV, les versions 11.0 SP1 et antérieures du logiciel Quartus® II peuvent générer les horloges de sortie de faible fréquence incorrectes si au moins un des PLL utilise des compteurs post-scale en cascade pour atteindre de faibles fréquences d’horloge de sortie, et que la PLL est fusionnée avec une autre dans votre conception.
Le logiciel Quartus II peut combiner des PLL lorsque deux instances ALTPLL (ou plus) dans votre conception peuvent être combinées à une seule ressource PLL. Par exemple, si deux mégafunctions ALTPLL possèdent la même horloge de référence, le même signal de réinitialisation et que chacune d’elles possède des horloges de sortie qui peuvent être produites par une seule PLL, alors elles seront fusionnées dans la même ressource.
Dans les versions 11.0SP1 et antérieures du logiciel Quartus II, la fonction de réception ne met pas correctement en œuvre le compteur en cascade. Le rapport d’utilisation de la PLL indiquera la fréquence d’horloge prévue a été implémentée et l’analyse de synchronisation sera effectuée à la fréquence d’horloge prévue, mais il est possible que la sortie d’horloge ne possède pas la fréquence de sortie souhaitée dans le périphérique.
Pour contourner ce problème, éteignez « Fusion automatique de PLLs » pour votre projet. Cette option se trouve dans le menu Affectations - Paramètres - Paramètres fitter - Paramètres plus fitter.